Probeklausur

Aufgabe 1 – Leistungsbewertung I:

Eine gegebene Architektur besitzt keine Hardware-Unterstützung für Multiplikation. Multiplikationen werden durch iterierte Additionen realisiert und benötigen aktuell 180 Taktzyklen pro Multiplikation. Ein typisches Programm verbringt 55% seiner Ausführungszeit mit Multiplikationen.

1.1
Eine neue Multiplikationseinheit in Hardware reduziert die Zeit pro Multiplikation auf 6 Taktzyklen.
a) Berechnen Sie die Gesamtbeschleunigung des Programms durch die Hardware-Erweiterung mit Amdahls Gesetz.

$$S_{\text{mult}} = \frac{180}{6} = 30$$

Amdahls Gesetz:

$$S_{\text{gesamt}} = \frac{1}{(1-f) + \frac{f}{S_{\text{mult}}}} = \frac{1}{0{,}45 + \frac{0{,}55}{30}} = \frac{1}{0{,}45 + 0{,}0183\overline{3}} \approx \frac{1}{0{,}4683\overline{3}} \approx 2{,}14$$

b) Um wie viel Prozent verkürzt sich die gesamte Ausführungszeit?
1 / 2,14 = 0,467 => Zeit sinkt auf 46,7% => ca. 53,3% Zeitersparnis
1.2
Statt der Hardware-Erweiterung wird eine optimierte Software-Implementierung der Multiplikation entwickelt. Ziel ist eine Gesamtbeschleunigung von S=2,8.
a) Welchen Beschleunigungsfaktor muss die Software-Multiplikation (bezogen auf die ursprünglichen 180 Taktzyklen) mindestens erreichen?

Amdahl:

$$2{,}8 = \frac{1}{(1-f) + \frac{f}{S_{\text{mult,neu}}}} = \frac{1}{0{,}45 + \frac{0{,}55}{S_{\text{mult,neu}}}}$$

Umstellen:

$$\frac{1}{2{,}8} = 0{,}45 + \frac{0{,}55}{S_{\text{mult,neu}}}$$

$$0{,}3571 \approx 0{,}45 + \frac{0{,}55}{S_{\text{mult,neu}}}$$

$$\frac{0{,}55}{S_{\text{mult,neu}}} \approx 0{,}3571 - 0{,}45 = -0{,}0929$$

$$S_{\text{max}} = \frac{1}{1-f} = \frac{1}{0{,}45} \approx 2{,}22$$

2,8 ist nie erreichbar da maximal 2,22 möglich sind

b) Wie viele Taktzyklen darf eine Multiplikation in der optimierten Software maximal benötigen?

$$S_{\text{max}} = \frac{1}{1-f} = \frac{1}{0{,}45} \approx 2{,}22$$

Aufgabe 2 – Leistungsbewertung II:

Ein Programm wird zunächst auf einem Einkern-Prozessor ausgeführt. 80% der Laufzeit entfallen auf einen numerischen Kern, der sich perfekt parallelisieren lässt; die restlichen 20% bleiben vollständig seriell.

2.1

a) Bestimmen Sie den Speedup, wenn der numerische Kern auf 8 Kerne verteilt wird und jeder Kern die gleiche Rechenleistung wie der ursprüngliche Kern hat.

$$S_8 = \frac{1}{(1-f)+\frac{f}{n}} = \frac{1}{0{,}2+\frac{0{,}8}{8}} = \frac{1}{0{,}2+0{,}1} = \frac{1}{0{,}3} \approx 3{,}33$$

b) Wie groß ist der theoretisch maximal erreichbare Speedup, wenn beliebig viele Kerne zur Verfügung stehen?

$$S_\infty = \frac{1}{(1-f)} = \frac{1}{0{,}2} = 5$$

Aufgabe 3 – Fehlertoleranz I:

Gegeben sei ein TMR-System (Triple Modular Redundancy) mit drei identischen Komponenten und einem nicht perfekten Voter. Jede Komponente funktioniert während eines Zeitintervalls T mit Wahrscheinlichkeit pc, fehlerfrei, der Voter mit Wahrscheinlichkeit pv fehlerfrei.

3.1

Für pc=0,93 und pv = 0,97:

Bestimmen Sie die gesamte Systemverfügbarkeit A_TMR, unter Berücksichtigung des Voters.

$$p_t = (3 \cdot p_c^2 - 2 \cdot p_c^3) \cdot p_v$$

$$A_{TMR} = (3 \cdot 0{,}93^2 - 2 \cdot 0{,}93^3) \cdot 0{,}97 \approx 0{,}9564$$

3.2

a) Bestimmen Sie einen Ausdruck für die Verfügbarkeit eines 5MR-Systems (Five Modular Redundancy) mit perfektem Voter, das als funktionsfähig gilt, wenn mindestens 3 von 5 Komponenten fehlerfrei arbeiten und bestimme die Systemverfügbarkeit mit den pc und pv aus 3.1.

$$P_{5MR} = (6 \cdot p_c^5 - 15 \cdot p_c^4 + 10 \cdot p_c^3) \cdot p_v$$
$$= (6 \cdot 0{,}93^5 - 15 \cdot 0{,}93^4 + 10 \cdot 0{,}93^3) \cdot 0{,}97 \approx$$

ca. 0,967

b) Berechnen Sie für pc = 0,88 die Verfügbarkeiten eines TMR-Systems mit perfektem Voter und des 5MR-Systems.

$$TMR = (3 \cdot 0{,}88^2 - 2 \cdot 0{,}88^3) \approx 0{,}9603$$
$$5MR = (6 \cdot 0{,}88^5 - 15 \cdot 0{,}88^4 + 10 \cdot 0{,}88^3) \cdot 1 \approx 0{,}9857$$

<u>Aufgabe 4 – Fehlertoleranz II:</u>

4.1

Ein Code-Wort eines fehlertoleranten Codes habe Länge 20 Bit. Der minimale Hamming-Abstand des Codes beträgt h=5.

a) Wie viele Bitfehler können sicher erkannt werden?

d = h – 1 => 5 – 1 = 4

b) Wie viele Bitfehler können sicher korrigiert werden?

(h-1)/2 => 4 / 2 = 2

4.2

Ein Code soll bis zu 2 Bitfehler pro Wort korrigieren können.

a) Welchen minimalen Hamming-Abstand muss der Code besitzen?

h >= 2d +1 => h >= 5

b) Wie viele Bitfehler können bei diesem minimalen Abstand maximal erkannt werden?

Kleinstes h aus a ist 5
h – 1 maximal erkennbarer Fehler => 4 Fehler erkennbar

4.3
Ein Hamming-Code mit Ein-Bit-Fehlerkorrektur soll Datenwörter der Länge m=32 Bits schützen.
Bestimmen Sie r und die Gesamtlänge n eines Codewortes.
2^r >= m + r + 1
r = 6: 2^6 = 64 >= 32 + 6 + 1 = 39
6 Prüfbits
Gesamtlänge n = m + r => 32 + 6 = 38 Bits

Aufgabe 5 – Hamming-Code:

Gegeben seien Datenwörter der Länge 4 Bit, es wird ein Hamming-Code mit gerader Parität verwendet. Die Prüfbits liegen an den Positionen 1, 2 und 4 (Bitpositionen werden von links nach rechts mit 1 bis 7 nummeriert).

a) Bestimmen Sie die Anzahl der Prüfbits, die zur Ein-Bit-Fehlerkorrektur bei Datenwörtern der Länge 4 benötigt werden.
R=3: 2^3 >= 4+3+1 => 8 >= 8 => passt
b) Konstruieren Sie für das Datenwort d=1011 das zugehörige Codewort (7 Bit) mit korrekten Prüfbits.
Position von Prüfbits: 1, 2, 4
Position Datenbits: 3, 5, 6, 7
0 1 1 0 0 1 1

Aufgabe 6 – Speicherhierachie und Cache I:

Ein Prozessor besitzt eine dreistufige Cache-Hierarchie mit Hauptspeicher:

L1-Cache: Zugriffszeit 1,5 ns, Hit-Rate 94%
L2-Cache: Zugriffszeit 8 ns, Hit-Rate 90% (bezogen auf L1-Misses)
L3-Cache: Zugriffszeit 25 ns, Hit-Rate 80% (bezogen auf L2-Misses)
Hauptspeicher: Zugriffszeit 120 ns

L1 und L2 werden parallel aufgerufen; L3 und Hauptspeicher werden sequenziell nur nach einem gemeinsamen L1/L2-Miss angefragt.

6.1
a) Bestimmen Sie die Miss-Rate von L1, L2 und L3.
L1-Miss: 0,06; L2-Miss: 0,10; L3-Miss: 0,20
b) Mit welcher Wahrscheinlichkeit wird der Hauptspeicher pro Zugriff benötigt?
0,06 * 0,10 * 0,20 = 0,0012 => mit 0,12% aller Zugriffe
6.2
a) Bestimmen Sie die mittlere Zugriffszeit des Gesamtsystems.
2,53 ns
b) Ein Programm erzeugt 5 * 10^8 Speicherzugriffe. Wie lange dauert die gesamte Speicherzugriffszeit (nur Zugriffe, keine Rechenzeit)?
2,53 * 5 * 10^8 = 1,265s
6.3
Es wird die L1-Hit-Rate auf 97% verbessert, die L1-Zugriffszeit steigt dadurch auf 1,8 ns; alle anderen Werte bleiben unverändert.
a) Berechnen Sie die neue mittlere Zugriffszeit.
2,33ns
b) Bestimmen Sie den Speedup durch die Optimierung und die prozentuale Zeiteinsparung.

Speedup:

$$S = \frac{\mathrm{EMAT_{alt}}}{\mathrm{EMAT_{neu}}} \approx \frac{2{,}53}{2{,}33} \approx 1{,}09$$

Zeiteinsparung:

$$\frac{2{,}53 - 2{,}33}{2{,}53} \cdot 100\% \approx 7{,}9\%$$

Aufgabe 7 – Sekundärspeicher:

7.1 – HDD, Sektoren und Verschnitt
Eine Festplatte habe eine Kapazität von 4 TiB. Es wird mit Sektoren der Größe 4096 Byte gearbeitet.
a) Wie viele Sektoren besitzt die Festplatte insgesamt?

$$\text{Sektoren} = \frac{4 \cdot 2^{40}}{4096} = \frac{4 \cdot 2^{40}}{2^{12}} = 4 \cdot 2^{28} = 2^{30} \approx 1{,}073{,}741{,}824$$

b) Eine Datei „logfile“ hat eine Größe von 1 350 000 Byte. Wie viele Sektoren werden für diese Datei belegt, und wie groß ist der Verschnitt in Byte?

$$\text{Sektoren pro Datei} = \left\lceil \frac{1\,350\,000}{4096} \right\rceil = 330$$

$$\text{Belegter Platz} = 330 \cdot 4096 = 1\,351\,680 \text{ Byte}$$

$$\text{Verschnitt} = 1\,351\,680 - 1\,350\,000 = 1\,680 \text{ Byte}$$

7.2 – Zylinderkapazität

Eine magnetische Festplatte besitzt 6 Scheiben mit je 2 Oberflächen. Eine ausgewählte Spur auf jeder Oberfläche enthält 2^{11} Sektoren zu je 512 Byte.

a) Bestimmen Sie die Kapazität dieser Spur in MiB.

Gegeben:

- 6 Scheiben → 12 Oberflächen
- Ausgewählte Spur: 2^{11} Sektoren à 512 Byte

Kapazität pro Spur:

$$2^{11} \cdot 512 = 2^{11} \cdot 2^{9} = 2^{20} = 1 \text{ MiB}$$

b) Bestimmen Sie die Kapazität des gesamten zugehörigen Zylinders (alle Spuren dieser Zylinderposition) in MiB.

Ein Zylinder besteht aus allen Spuren gleicher Zylindernummer über alle Oberflächen:

$$\text{Kapazität Zylinder} = 12 \cdot 1 \text{ MiB} = 12 \text{ MiB}$$

7.3 – SSD, TBW und Wear Leveling

Ein SSD besitzt eine Kapazität von 512 GiB und eine garantierte TBW (Total Bytes Written) von 80 TB. Es wird davon ausgegangen, dass Wear Leveling ideal arbeitet und dass täglich im Mittel 300 GiB Daten auf das SSD geschrieben werden (alte Daten werden dabei überschrieben).

Abschätzen der Lebensdauer: Wie viele Tage und wie viele Jahre (365 Tage/Jahr) kann das SSD unter diesen Bedingungen betrieben werden, bis die TBW erreicht ist?

- Kapazität: 512 GiB (für TBW-Berechnung nicht direkt wichtig)
- TBW: 80 TB
- 1 TB = 1024 GiB → TBW in GiB:

$$80 \cdot 1024 = 81\,920 \text{ GiB}$$

8.3 a) 300 GiB Schreibvolumen pro Tag

$$\text{Tage} = \frac{81\,920}{300} \approx 273 \text{ Tage}$$

$$\text{Jahre} = \frac{273}{365} \approx 0{,}75 \text{ Jahre}$$

Antwort: Etwa 273 Tage, also ca. 0,75 Jahre (knapp 9 Monate).